Un décaleur est généralement construit en mettant en cascade plusieurs bascules-, la direction du décalage des données étant contrôlée par un signal d'horloge. Par exemple, lors d'un décalage vers la droite, les données sont décalées du bit le moins significatif au bit le plus significatif, un bit par cycle d'horloge. Un décalage vers la gauche est l'inverse, déplaçant les données du bit le plus significatif vers le bit le moins significatif. Pendant le processus de décalage, les nouvelles données sont chargées petit à petit via l'entrée et les anciennes données sont sorties petit à petit via la sortie.
Un Bit-Shifter combine plusieurs bascules-en série pour former un registre à décalage. Par exemple, quatre bascules D déclenchées par-front-forment un circuit logique de registre à décalage de 4-bits. Les données entrent dans le registre via l'entrée série D1. La sortie de chaque bascule- devient l'entrée de données de la bascule de droite. En supposant que le registre à décalage commence à 0000, les données numériques D3D2D1D0 (c'est-à-dire 1101) sont décalées séquentiellement du bit le plus élevé D3 au bit le plus bas D0. Après la première impulsion d’horloge, Q0 sera égal à D3. Ensuite, puisque D2 suit D3, après la deuxième impulsion d'horloge, l'état de FF0 passera à FF1 et FF0 passera au nouvel état, c'est-à-dire Q1=D3, Q0=D2. Et ainsi de suite, nous pouvons obtenir la séquence d’états complète du registre à décalage droit de 4 bits.
